74ls138译码电路

来源：学生作业帮助网编辑：作业帮时间：2024/05/04 06:20:38

74ls138译码电路
74ls138译码电路

74ls138译码电路
71LS138有三个附加的控制端、和.当、时,输出为高电平（S＝1）,译码器处于工作状态.否则,译码器被禁止,所有的输出端被封锁在高电平,如表3.3.5所示.这三个控制端也叫做“片选”输入端,利用片选的作用可以将多篇连接起来以扩展译码器的功能.
带控制输入端的译码器又是一个完整的数据分配器.在图3.3.8电路中如果把作为“数据”输入端（在同一个时间）,而将作为“地址”输入端,那么从送来的数据只能通过所指定的一根输出线送出去.这就不难理解为什么把叫做地址输入了.例如当＝101时,门的输入端除了接至输出端的一个以外全是高电平,因此的数据以反码的形式从输出,而不会被送到其他任何一个输出端上.
例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示.试画出八个输出管脚的波形.
由74LS138的功能表知,当（A为低电平段）译码器不工作,8个输出管脚全为高电平,当（A为高电平段）译码器处于工作状态.因所以其余7个管脚输出全为高电平,因此可知,在输入信号A的作用下,8个输出管脚的波形如下：
即与A反相；
其余各管脚的输出恒等于1（高电平）与A的波形无关.
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器,将输入的4位二进制代码译成16个独立的低电平信号.
由图3.3.8可见,74LS138仅有3个地址输入端.如果想对4位二进制代码,只能利用一个附加控制端（当中的一个）作为第四个地址输入端.
取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令）,取第（2）片的作为它的第四个地址输入端（在同一个时间令）,取两片的、、,并将第（1）片的和接至,将第（2）片的接至,如图3.3.9所示,于是得到两片74LS138的输出分别为
图3.3.9 用两片74LS138接成的4线－16线译码器
式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止,将的0000～0111这8个代码译成8个低电平信号.而式（3.3.9）表明时,第（2）片74LS138工作,第（1）片74LS138禁止,将的1000～1111这8个代码译成8个低电平信号.这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了.
同理,也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器.

74ls138译码电路模电实验总结74LS138译码电路功能用74LS138译码器构成6-64线译码电路,至少需要多少块74LS138译码器?答案是9块.我知道了,但是为什么? “异或门组成的可选式译码电路”中为什么必须每个异或门74ls136输出是“1”时74ls138才能被选中,而不是有一个输出端为“1”时就可以被选中吗 74LS138是3线—8线译码器,译码输出为输出低电平有效,若输入为A2A1A0=110时,输出应为____. 译码电路有哪几种类型 27512全地址译码电路关于数字逻辑电路“74ls138是3/8译码器,即对3个输入信号进行译码.得到8个输出状态.G1,G2A,G2B,为数据允许输出端,G2A,G2B低电平有效.G1高电平有效.A,B,C为译码信号输出端,Y0~Y7为译码输出端,低电平 74ls193和74ls138的流水灯设计电路的电路图 74ls138的可以用来做什么电路?多举几个例子什么叫4/2译码电路 54LS138和74LS138有什么区别用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出电路连线图用74ls138设计一个全加器 CD4051与74ls138的区别设计一个三个开关控制一个灯的逻辑电路.电路要求任何一个开关都能控制灯的亮灭.用74Ls138和74Ls20实现. 谁能帮我用74LS138和74LS20设计一个判奇电路,要求列出真值表和表达式,有个图就更好了哈怎样用74LS138译码器构成一位全减器电路设Ai.Bi为本位数,Di-1为低位借位,Ri为本位差,Di是向高位借位.